Техническая документация
Характеристики
Brand
onsemiТип продукции
18 Bit D Type Latch
Семейство логических элементов
4000
Режим фиксации
Прозрачный
Логическая функция
RS-триггер
Количество каналов
4
Диапазон выходного напряжения
С тремя состояниями
Полярность
Неинвертирующий
Тип монтажа
Поверхность
Минимальное напряжение питания
-5V
Корпус
SOIC
Число контактов
16
Максимальная поддерживаемая емкость памяти
18V
Минимальная рабочая температура
-55°C
Максимальная рабочая температура
125°C
Длина
10мм
Материал каски/сварочной маски
1.5мм
Стандарты/одобрения
Нет
Серия
4000B
Автомобильный стандарт
AEC-Q100
Информация о товаре
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.
Информация о наличии не успела загрузиться
P.O.A.
1
P.O.A.
Информация о наличии не успела загрузиться
1
Техническая документация
Характеристики
Brand
onsemiТип продукции
18 Bit D Type Latch
Семейство логических элементов
4000
Режим фиксации
Прозрачный
Логическая функция
RS-триггер
Количество каналов
4
Диапазон выходного напряжения
С тремя состояниями
Полярность
Неинвертирующий
Тип монтажа
Поверхность
Минимальное напряжение питания
-5V
Корпус
SOIC
Число контактов
16
Максимальная поддерживаемая емкость памяти
18V
Минимальная рабочая температура
-55°C
Максимальная рабочая температура
125°C
Длина
10мм
Материал каски/сварочной маски
1.5мм
Стандарты/одобрения
Нет
Серия
4000B
Автомобильный стандарт
AEC-Q100
Информация о товаре
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.