Техническая документация
Характеристики
Brand
Silicon LabsТип монтажа
Поверхностный монтаж
Тип корпуса
TSSOP
Число контактов
8
Размеры
3.1 x 4.5 x 1.05мм
Длина
3.1мм
Ширина
4.5мм
Высота
1.05мм
Максимальное рабочее напряжение питания
3,46 В
Минимальная рабочая температура
-40 °C
Максимальная рабочая температура
+85 °C
Минимальное рабочее напряжение питания
3,13 В
Максимальная частота на выходе
100МГц
Информация о товаре
Si521xx PCIe Clock Generators, Silicon Labs
The Silicon Labs Si521xx PCI-Express clock generators feature low-power push-pull output buffer technology reducing the external terminating resistors and enabling smaller packaging.
To increase performance they support programmable drive strength, rise/fall times, output impedance and down spread spectrum clock generation is also supported.
The devices support the standard PCIe HCSL signalling format and can be externally terminated to support LVPECL, LVDS or CML levels.
Информация о наличии не успела загрузиться
Пожалуйста, перезагрузите страницу (ctrl+F5)
P.O.A.
5
P.O.A.
5
Купить большой партией
Количество | Цена единицы |
---|---|
5 - 20 | P.O.A. |
25 - 45 | P.O.A. |
50 - 95 | P.O.A. |
100 - 245 | P.O.A. |
250+ | P.O.A. |
Техническая документация
Характеристики
Brand
Silicon LabsТип монтажа
Поверхностный монтаж
Тип корпуса
TSSOP
Число контактов
8
Размеры
3.1 x 4.5 x 1.05мм
Длина
3.1мм
Ширина
4.5мм
Высота
1.05мм
Максимальное рабочее напряжение питания
3,46 В
Минимальная рабочая температура
-40 °C
Максимальная рабочая температура
+85 °C
Минимальное рабочее напряжение питания
3,13 В
Максимальная частота на выходе
100МГц
Информация о товаре
Si521xx PCIe Clock Generators, Silicon Labs
The Silicon Labs Si521xx PCI-Express clock generators feature low-power push-pull output buffer technology reducing the external terminating resistors and enabling smaller packaging.
To increase performance they support programmable drive strength, rise/fall times, output impedance and down spread spectrum clock generation is also supported.
The devices support the standard PCIe HCSL signalling format and can be externally terminated to support LVPECL, LVDS or CML levels.